// ========== Copyright Header Begin ========================================== // // OpenSPARC T2 Processor File: Fc_Niu_Multi_Perf.diaglist // Copyright (C) 1995-2007 Sun Microsystems, Inc. All Rights Reserved // 4150 Network Circle, Santa Clara, California 95054, U.S.A. // // * DO NOT ALTER OR REMOVE COPYRIGHT NOTICES OR THIS FILE HEADER. // // This program is free software; you can redistribute it and/or modify // it under the terms of the GNU General Public License as published by // the Free Software Foundation; version 2 of the License. // // This program is distributed in the hope that it will be useful, // but WITHOUT ANY WARRANTY; without even the implied warranty of // MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the // GNU General Public License for more details. // // You should have received a copy of the GNU General Public License // along with this program; if not, write to the Free Software // Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA 02111-1307 USA // // For the avoidance of doubt, and except that if any non-GPL license // choice is available it will apply instead, Sun elects to use only // the General Public License version 2 (GPLv2) at this time for any // software where a choice of GPL license versions is made // available with the language indicating that GPLv2 or any later version // may be used, or where a choice of which version of the GPL is applied is // otherwise unspecified. // // Please contact Sun Microsystems, Inc., 4150 Network Circle, Santa Clara, // CA 95054 USA or visit www.sun.com if you need additional information or // have any questions. // // ========== Copyright Header End ============================================ //@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@ //@@ The following option could be used for debugging @@ //@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@ //-vera_build_args=VERA_DEFS_GATE=-DMEMARRAY_DEBUG //-vcs_run_args=+no_verilog_finish //-vcs_run_args=+show_delta //-midas_args=-DPART_0_BASE=0x200000000 //-vcs_run_args=+DUMP_LIMIT //-vcs_run_args=+DUMP_NIU //-vcs_run_args=+DUMP_PEU //-vcs_run_args=+DUMP_ENV //-vcs_run_args=+DUMP_SIU //-vcs_run_args=+DUMP_L2_1 //-vcs_run_args=+DUMP_MCU //-vcs_run_args=+debussy //-vcs_run_args=+debug_all //-vcs_run_args=+RXWRITE_TIMEOUT=20000 //-vcs_run_args=+ccxPktPrint=all //-vcs_run_args=+report_global_print_threshold=RPRT_DEBUG_1 //-vcs_run_args=+ENABLE_MAC_HDR_DEBUG //-vcs_run_args=+TX_VERBOSE //@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@ //@@ Rx 64B Packets Tx 64B Packets MULTI_PORT/MULTI_DMA @@ //@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@ Fc_Niu_Basic_TxRx_MULTI_1DMA_Rx64_Tx64 FcNiuBasicTxRx_MULTI_1DMA_Rx64_Tx64.s Fc_Niu_Basic_TxRx_MULTI_1DMA_Rx64_Tx1500 FcNiuBasicTxRx_MULTI_1DMA_Rx64_Tx1500.s Fc_Niu_Basic_TxRx_MULTI_1DMA_Rx1500_Tx64 FcNiuBasicTxRx_MULTI_1DMA_Rx1500_Tx64.s Fc_Niu_Basic_TxRx_MULTI_1DMA_Rx1500_Tx1500 FcNiuBasicTxRx_MULTI_1DMA_Rx1500_Tx1500.s //@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@ //@@ Full DMA Multi-Port/Multi-DMA Case (16 DMA for Tx and 8 DMA for Rx) @@ //@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@@ Fc_Niu_Basic_TxRx_MULTI_FFFF_DMA_FF_DMA FcNiuBasicTxRx_MULTI_FFFF_DMA_FF_DMA.s Fc_Niu_Basic_TxRx_MULTI_FFFF_DMA_FF_DMA FcNiuBasicTxRx_MULTI_FFFF_DMA_FF_DMA.s Fc_Niu_Basic_TxRx_MULTI_FFFF_DMA_FF_DMA FcNiuBasicTxRx_MULTI_FFFF_DMA_FF_DMA.s Fc_Niu_Basic_TxRx_MULTI_FFFF_DMA_FF_DMA FcNiuBasicTxRx_MULTI_FFFF_DMA_FF_DMA.s Fc_Niu_Basic_TxRx_MULTI_FFFF_DMA_FF_DMA FcNiuBasicTxRx_MULTI_FFFF_DMA_FF_DMA.s Fc_Niu_Basic_TxRx_MULTI_FFFF_DMA_FF_DMA FcNiuBasicTxRx_MULTI_FFFF_DMA_FF_DMA.s Fc_Niu_Basic_TxRx_MULTI_FFFF_DMA_FF_DMA FcNiuBasicTxRx_MULTI_FFFF_DMA_FF_DMA.s Fc_Niu_Basic_TxRx_MULTI_FFFF_DMA_FF_DMA FcNiuBasicTxRx_MULTI_FFFF_DMA_FF_DMA.s Fc_Niu_Basic_TxRx_MULTI_FFFF_DMA_FF_DMA FcNiuBasicTxRx_MULTI_FFFF_DMA_FF_DMA.s Fc_Niu_Basic_TxRx_MULTI_FFFF_DMA_FF_DMA FcNiuBasicTxRx_MULTI_FFFF_DMA_FF_DMA.s Fc_Niu_Basic_TxRx_MULTI_FFFF_DMA_FF_DMA FcNiuBasicTxRx_MULTI_FFFF_DMA_FF_DMA.s Fc_Niu_Basic_TxRx_MULTI_FFFF_DMA_FF_DMA FcNiuBasicTxRx_MULTI_FFFF_DMA_FF_DMA.s Fc_Niu_Basic_TxRx_MULTI_FFFF_DMA_FF_DMA FcNiuBasicTxRx_MULTI_FFFF_DMA_FF_DMA.s Fc_Niu_Basic_TxRx_MULTI_FFFF_DMA_FF_DMA FcNiuBasicTxRx_MULTI_FFFF_DMA_FF_DMA.s Fc_Niu_Basic_TxRx_MULTI_FFFF_DMA_FF_DMA FcNiuBasicTxRx_MULTI_FFFF_DMA_FF_DMA.s