projects / OpenSPARC-T2-DV / blame
? search:
summary | tags | clone url | shortlog | log | commit | commitdiff | tree
blob | blame (incremental) | history | HEAD
Initial commit of OpenSPARC T2 design and verification files.
[OpenSPARC-T2-DV] / verif / env / common / coverage / l2sat / l2_pcx_fields_sample.vrhpal
CommitLineData
86530b38
AT		 1// ========== Copyright Header Begin ==========================================
2//
3// OpenSPARC T2 Processor File: l2_pcx_fields_sample.vrhpal
4// Copyright (C) 1995-2007 Sun Microsystems, Inc. All Rights Reserved
5// 4150 Network Circle, Santa Clara, California 95054, U.S.A.
6//
7// * DO NOT ALTER OR REMOVE COPYRIGHT NOTICES OR THIS FILE HEADER.
8//
9// This program is free software; you can redistribute it and/or modify
10// it under the terms of the GNU General Public License as published by
11// the Free Software Foundation; version 2 of the License.
12//
13// This program is distributed in the hope that it will be useful,
14// but WITHOUT ANY WARRANTY; without even the implied warranty of
15// MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE. See the
16// GNU General Public License for more details.
17//
18// You should have received a copy of the GNU General Public License
19// along with this program; if not, write to the Free Software
20// Foundation, Inc., 59 Temple Place, Suite 330, Boston, MA 02111-1307 USA
21//
22// For the avoidance of doubt, and except that if any non-GPL license
23// choice is available it will apply instead, Sun elects to use only
24// the General Public License version 2 (GPLv2) at this time for any
25// software where a choice of GPL license versions is made
26// available with the language indicating that GPLv2 or any later version
27// may be used, or where a choice of which version of the GPL is applied is
28// otherwise unspecified.
29//
30// Please contact Sun Microsystems, Inc., 4150 Network Circle, Santa Clara,
31// CA 95054 USA or visit www.sun.com if you need additional information or
32// have any questions.
33//
34// ========== Copyright Header End ============================================
35wildcard state LOAD_vld_0 ( {1'b1, 1'b0, LOAD_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
36wildcard state LOAD_nc_0 ( {1'b1, 1'b1, LOAD_RQ, 1'b0, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
37wildcard state LOAD_nc_1 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
38wildcard state LOAD_cpuid_0( {1'b1, 1'b1, LOAD_RQ, 1'b0, 3'h0, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
39wildcard state LOAD_cpuid_1( {1'b1, 1'b1, LOAD_RQ, 1'b0, 3'h1, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
40wildcard state LOAD_cpuid_2( {1'b1, 1'b1, LOAD_RQ, 1'b0, 3'h2, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
41wildcard state LOAD_cpuid_3( {1'b1, 1'b1, LOAD_RQ, 1'b0, 3'h3, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
42wildcard state LOAD_cpuid_4( {1'b1, 1'b1, LOAD_RQ, 1'b0, 3'h4, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
43wildcard state LOAD_cpuid_5( {1'b1, 1'b1, LOAD_RQ, 1'b0, 3'h5, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
44wildcard state LOAD_cpuid_6( {1'b1, 1'b1, LOAD_RQ, 1'b0, 3'h6, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
45wildcard state LOAD_cpuid_7( {1'b1, 1'b1, LOAD_RQ, 1'b0, 3'h7, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
46wildcard state LOAD_tid_0 ( {1'b1, 1'b1, LOAD_RQ, 1'bx, 3'bx, 3'h0, 3'b000, 2'bx, 8'bx, 40'bx} );
47wildcard state LOAD_tid_1 ( {1'b1, 1'b1, LOAD_RQ, 1'bx, 3'bx, 3'h1, 3'b000, 2'bx, 8'bx, 40'bx} );
48wildcard state LOAD_tid_2 ( {1'b1, 1'b1, LOAD_RQ, 1'bx, 3'bx, 3'h2, 3'b000, 2'bx, 8'bx, 40'bx} );
49wildcard state LOAD_tid_3 ( {1'b1, 1'b1, LOAD_RQ, 1'bx, 3'bx, 3'h3, 3'b000, 2'bx, 8'bx, 40'bx} );
50wildcard state LOAD_tid_4 ( {1'b1, 1'b1, LOAD_RQ, 1'bx, 3'bx, 3'h4, 3'b000, 2'bx, 8'bx, 40'bx} );
51wildcard state LOAD_tid_5 ( {1'b1, 1'b1, LOAD_RQ, 1'bx, 3'bx, 3'h5, 3'b000, 2'bx, 8'bx, 40'bx} );
52wildcard state LOAD_tid_6 ( {1'b1, 1'b1, LOAD_RQ, 1'bx, 3'bx, 3'h6, 3'b000, 2'bx, 8'bx, 40'bx} );
53wildcard state LOAD_tid_7 ( {1'b1, 1'b1, LOAD_RQ, 1'bx, 3'bx, 3'h7, 3'b000, 2'bx, 8'bx, 40'bx} );
54wildcard state LOAD_l1way_0( {1'b1, 1'b1, LOAD_RQ, 1'b0, 3'bx, 3'bx, 3'b000, 2'h0, 8'bx, 40'bx} );
55wildcard state LOAD_l1way_1( {1'b1, 1'b1, LOAD_RQ, 1'b0, 3'bx, 3'bx, 3'b000, 2'h1, 8'bx, 40'bx} );
56wildcard state LOAD_l1way_2( {1'b1, 1'b1, LOAD_RQ, 1'b0, 3'bx, 3'bx, 3'b000, 2'h2, 8'bx, 40'bx} );
57wildcard state LOAD_l1way_3( {1'b1, 1'b1, LOAD_RQ, 1'b0, 3'bx, 3'bx, 3'b000, 2'h3, 8'bx, 40'bx} );
58
59// PREFETCH vld reqtype nc cpu thr bits l1way size addr
60wildcard state PREFETCH_vld_0 ( {1'b1, 1'b0, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b010, 2'bx, 8'bx, 40'bx} );
61wildcard state PREFETCH_cpuid_0( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'h0, 3'bx, 3'b010, 2'bx, 8'bx, 40'bx} );
62wildcard state PREFETCH_cpuid_1( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'h1, 3'bx, 3'b010, 2'bx, 8'bx, 40'bx} );
63wildcard state PREFETCH_cpuid_2( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'h2, 3'bx, 3'b010, 2'bx, 8'bx, 40'bx} );
64wildcard state PREFETCH_cpuid_3( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'h3, 3'bx, 3'b010, 2'bx, 8'bx, 40'bx} );
65wildcard state PREFETCH_cpuid_4( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'h4, 3'bx, 3'b010, 2'bx, 8'bx, 40'bx} );
66wildcard state PREFETCH_cpuid_5( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'h5, 3'bx, 3'b010, 2'bx, 8'bx, 40'bx} );
67wildcard state PREFETCH_cpuid_6( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'h6, 3'bx, 3'b010, 2'bx, 8'bx, 40'bx} );
68wildcard state PREFETCH_cpuid_7( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'h7, 3'bx, 3'b010, 2'bx, 8'bx, 40'bx} );
69wildcard state PREFETCH_tid_0 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'h0, 3'b010, 2'bx, 8'bx, 40'bx} );
70wildcard state PREFETCH_tid_1 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'h1, 3'b010, 2'bx, 8'bx, 40'bx} );
71wildcard state PREFETCH_tid_2 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'h2, 3'b010, 2'bx, 8'bx, 40'bx} );
72wildcard state PREFETCH_tid_3 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'h3, 3'b010, 2'bx, 8'bx, 40'bx} );
73wildcard state PREFETCH_tid_4 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'h4, 3'b010, 2'bx, 8'bx, 40'bx} );
74wildcard state PREFETCH_tid_5 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'h5, 3'b010, 2'bx, 8'bx, 40'bx} );
75wildcard state PREFETCH_tid_6 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'h6, 3'b010, 2'bx, 8'bx, 40'bx} );
76wildcard state PREFETCH_tid_7 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'h7, 3'b010, 2'bx, 8'bx, 40'bx} );
77
78// DIAG_LOAD vld reqtype nc cpu thr bits l1way size addr
79wildcard state DIAG_LOAD_vld_0 ( {1'b1, 1'b0, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 3'h5, 37'bx} );
80wildcard state DIAG_LOAD_cpuid_0 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'h0, 3'bx, 3'b000, 2'bx, 8'bx, 3'h5, 37'bx} );
81wildcard state DIAG_LOAD_cpuid_1 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'h1, 3'bx, 3'b000, 2'bx, 8'bx, 3'h5, 37'bx} );
82wildcard state DIAG_LOAD_cpuid_2 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'h2, 3'bx, 3'b000, 2'bx, 8'bx, 3'h5, 37'bx} );
83wildcard state DIAG_LOAD_cpuid_3 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'h3, 3'bx, 3'b000, 2'bx, 8'bx, 3'h5, 37'bx} );
84wildcard state DIAG_LOAD_cpuid_4 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'h4, 3'bx, 3'b000, 2'bx, 8'bx, 3'h5, 37'bx} );
85wildcard state DIAG_LOAD_cpuid_5 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'h5, 3'bx, 3'b000, 2'bx, 8'bx, 3'h5, 37'bx} );
86wildcard state DIAG_LOAD_cpuid_6 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'h6, 3'bx, 3'b000, 2'bx, 8'bx, 3'h5, 37'bx} );
87wildcard state DIAG_LOAD_cpuid_7 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'h7, 3'bx, 3'b000, 2'bx, 8'bx, 3'h5, 37'bx} );
88wildcard state DIAG_LOAD_tid_0 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'h0, 3'b000, 2'bx, 8'bx, 3'h5, 37'bx} );
89wildcard state DIAG_LOAD_tid_1 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'h1, 3'b000, 2'bx, 8'bx, 3'h5, 37'bx} );
90wildcard state DIAG_LOAD_tid_2 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'h2, 3'b000, 2'bx, 8'bx, 3'h5, 37'bx} );
91wildcard state DIAG_LOAD_tid_3 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'h3, 3'b000, 2'bx, 8'bx, 3'h5, 37'bx} );
92wildcard state DIAG_LOAD_tid_4 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'h4, 3'b000, 2'bx, 8'bx, 3'h5, 37'bx} );
93wildcard state DIAG_LOAD_tid_5 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'h5, 3'b000, 2'bx, 8'bx, 3'h5, 37'bx} );
94wildcard state DIAG_LOAD_tid_6 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'h6, 3'b000, 2'bx, 8'bx, 3'h5, 37'bx} );
95wildcard state DIAG_LOAD_tid_7 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'h7, 3'b000, 2'bx, 8'bx, 3'h5, 37'bx} );
96wildcard state DIAG_LOAD_addr_a0 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'ha0, 32'bx} );
97wildcard state DIAG_LOAD_addr_a1 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'ha1, 32'bx} );
98wildcard state DIAG_LOAD_addr_a2 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'ha2, 32'bx} );
99wildcard state DIAG_LOAD_addr_a3 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'ha3, 32'bx} );
100wildcard state DIAG_LOAD_addr_a4 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'ha4, 32'bx} );
101wildcard state DIAG_LOAD_addr_a5 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'ha5, 32'bx} );
102wildcard state DIAG_LOAD_addr_a6 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'ha6, 32'bx} );
103wildcard state DIAG_LOAD_addr_a7 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'ha7, 32'bx} );
104wildcard state DIAG_LOAD_addr_a8 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'ha8, 32'bx} );
105wildcard state DIAG_LOAD_addr_a9 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'ha9, 32'bx} );
106wildcard state DIAG_LOAD_addr_aa ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'haa, 32'bx} );
107wildcard state DIAG_LOAD_addr_ab ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'hab, 32'bx} );
108wildcard state DIAG_LOAD_addr_ac ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'hac, 32'bx} );
109wildcard state DIAG_LOAD_addr_ad ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'had, 32'bx} );
110wildcard state DIAG_LOAD_addr_ae ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'hae, 32'bx} );
111wildcard state DIAG_LOAD_addr_af ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'haf, 32'bx} );
112wildcard state DIAG_LOAD_addr_b0 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'hb0, 32'bx} );
113wildcard state DIAG_LOAD_addr_b1 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'hb1, 32'bx} );
114wildcard state DIAG_LOAD_addr_b2 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'hb2, 32'bx} );
115wildcard state DIAG_LOAD_addr_b3 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'hb3, 32'bx} );
116wildcard state DIAG_LOAD_addr_b4 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'hb4, 32'bx} );
117wildcard state DIAG_LOAD_addr_b5 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'hb5, 32'bx} );
118wildcard state DIAG_LOAD_addr_b6 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'hb6, 32'bx} );
119wildcard state DIAG_LOAD_addr_b7 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'hb7, 32'bx} );
120wildcard state DIAG_LOAD_addr_b8 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'hb8, 32'bx} );
121wildcard state DIAG_LOAD_addr_b9 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'hb9, 32'bx} );
122wildcard state DIAG_LOAD_addr_ba ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'hba, 32'bx} );
123wildcard state DIAG_LOAD_addr_bb ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'hbb, 32'bx} );
124wildcard state DIAG_LOAD_addr_bc ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'hbc, 32'bx} );
125wildcard state DIAG_LOAD_addr_bd ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'hbd, 32'bx} );
126wildcard state DIAG_LOAD_addr_be ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'hbe, 32'bx} );
127wildcard state DIAG_LOAD_addr_bf ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'hbf, 32'bx} );
128// vld reqtype nc cpu thr bits l1way size addr
129wildcard state DIAG_LOAD_way_0 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'b101x0xxx,10'bx,4'h0,18'bx} );
130wildcard state DIAG_LOAD_way_1 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'b101x0xxx,10'bx,4'h1,18'bx} );
131wildcard state DIAG_LOAD_way_2 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'b101x0xxx,10'bx,4'h2,18'bx} );
132wildcard state DIAG_LOAD_way_3 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'b101x0xxx,10'bx,4'h3,18'bx} );
133wildcard state DIAG_LOAD_way_4 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'b101x0xxx,10'bx,4'h4,18'bx} );
134wildcard state DIAG_LOAD_way_5 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'b101x0xxx,10'bx,4'h5,18'bx} );
135wildcard state DIAG_LOAD_way_6 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'b101x0xxx,10'bx,4'h6,18'bx} );
136wildcard state DIAG_LOAD_way_7 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'b101x0xxx,10'bx,4'h7,18'bx} );
137wildcard state DIAG_LOAD_way_8 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'b101x0xxx,10'bx,4'h8,18'bx} );
138wildcard state DIAG_LOAD_way_9 ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'b101x0xxx,10'bx,4'h9,18'bx} );
139wildcard state DIAG_LOAD_way_a ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'b101x0xxx,10'bx,4'ha,18'bx} );
140wildcard state DIAG_LOAD_way_b ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'b101x0xxx,10'bx,4'hb,18'bx} );
141wildcard state DIAG_LOAD_way_c ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'b101x0xxx,10'bx,4'hc,18'bx} );
142wildcard state DIAG_LOAD_way_d ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'b101x0xxx,10'bx,4'hd,18'bx} );
143wildcard state DIAG_LOAD_way_e ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'b101x0xxx,10'bx,4'he,18'bx} );
144wildcard state DIAG_LOAD_way_f ( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'b101x0xxx,10'bx,4'hf,18'bx} );
145wildcard state DIAG_LOAD_addr52_0( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'b101x00xx,9'bx,1'b0,16'bx,3'b000,3'bx} );
146wildcard state DIAG_LOAD_addr52_1( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'b101x00xx,9'bx,1'b1,16'bx,3'b000,3'bx} );
147wildcard state DIAG_LOAD_addr52_2( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'b101x00xx,9'bx,1'b0,16'bx,3'b001,3'bx} );
148wildcard state DIAG_LOAD_addr52_3( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'b101x00xx,9'bx,1'b1,16'bx,3'b001,3'bx} );
149wildcard state DIAG_LOAD_addr52_4( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'b101x00xx,9'bx,1'b0,16'bx,3'b010,3'bx} );
150wildcard state DIAG_LOAD_addr52_5( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'b101x00xx,9'bx,1'b1,16'bx,3'b010,3'bx} );
151wildcard state DIAG_LOAD_addr52_6( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'b101x00xx,9'bx,1'b0,16'bx,3'b011,3'bx} );
152wildcard state DIAG_LOAD_addr52_7( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'b101x00xx,9'bx,1'b1,16'bx,3'b011,3'bx} );
153wildcard state DIAG_LOAD_addr52_8( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'b101x00xx,9'bx,1'b0,16'bx,3'b100,3'bx} );
154wildcard state DIAG_LOAD_addr52_9( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'b101x00xx,9'bx,1'b1,16'bx,3'b100,3'bx} );
155wildcard state DIAG_LOAD_addr52_a( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'b101x00xx,9'bx,1'b0,16'bx,3'b101,3'bx} );
156wildcard state DIAG_LOAD_addr52_b( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'b101x00xx,9'bx,1'b1,16'bx,3'b101,3'bx} );
157wildcard state DIAG_LOAD_addr52_c( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'b101x00xx,9'bx,1'b0,16'bx,3'b110,3'bx} );
158wildcard state DIAG_LOAD_addr52_d( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'b101x00xx,9'bx,1'b1,16'bx,3'b110,3'bx} );
159wildcard state DIAG_LOAD_addr52_e( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'b101x00xx,9'bx,1'b0,16'bx,3'b111,3'bx} );
160wildcard state DIAG_LOAD_addr52_f( {1'b1, 1'b1, LOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 8'b101x00xx,9'bx,1'b1,16'bx,3'b111,3'bx} );
161
162// DCACHE_INV vld reqtype nc cpu thr bits l1way size addr
163wildcard state DCACHE_INV_vld_0 ( {1'b1, 1'b0, LOAD_RQ, 1'b0, 3'bx, 3'bx, 3'b100, 2'bx, 8'bx, 40'bx} );
164wildcard state DCACHE_INV_cpuid_0( {1'b1, 1'b1, LOAD_RQ, 1'b0, 3'h0, 3'bx, 3'b100, 2'bx, 8'bx, 40'bx} );
165wildcard state DCACHE_INV_cpuid_1( {1'b1, 1'b1, LOAD_RQ, 1'b0, 3'h1, 3'bx, 3'b100, 2'bx, 8'bx, 40'bx} );
166wildcard state DCACHE_INV_cpuid_2( {1'b1, 1'b1, LOAD_RQ, 1'b0, 3'h2, 3'bx, 3'b100, 2'bx, 8'bx, 40'bx} );
167wildcard state DCACHE_INV_cpuid_3( {1'b1, 1'b1, LOAD_RQ, 1'b0, 3'h3, 3'bx, 3'b100, 2'bx, 8'bx, 40'bx} );
168wildcard state DCACHE_INV_cpuid_4( {1'b1, 1'b1, LOAD_RQ, 1'b0, 3'h4, 3'bx, 3'b100, 2'bx, 8'bx, 40'bx} );
169wildcard state DCACHE_INV_cpuid_5( {1'b1, 1'b1, LOAD_RQ, 1'b0, 3'h5, 3'bx, 3'b100, 2'bx, 8'bx, 40'bx} );
170wildcard state DCACHE_INV_cpuid_6( {1'b1, 1'b1, LOAD_RQ, 1'b0, 3'h6, 3'bx, 3'b100, 2'bx, 8'bx, 40'bx} );
171wildcard state DCACHE_INV_cpuid_7( {1'b1, 1'b1, LOAD_RQ, 1'b0, 3'h7, 3'bx, 3'b100, 2'bx, 8'bx, 40'bx} );
172wildcard state DCACHE_INV_tid_0 ( {1'b1, 1'b1, LOAD_RQ, 1'b0, 3'bx, 3'h0, 3'b100, 2'bx, 8'bx, 40'bx} );
173wildcard state DCACHE_INV_tid_1 ( {1'b1, 1'b1, LOAD_RQ, 1'b0, 3'bx, 3'h1, 3'b100, 2'bx, 8'bx, 40'bx} );
174wildcard state DCACHE_INV_tid_2 ( {1'b1, 1'b1, LOAD_RQ, 1'b0, 3'bx, 3'h2, 3'b100, 2'bx, 8'bx, 40'bx} );
175wildcard state DCACHE_INV_tid_3 ( {1'b1, 1'b1, LOAD_RQ, 1'b0, 3'bx, 3'h3, 3'b100, 2'bx, 8'bx, 40'bx} );
176wildcard state DCACHE_INV_tid_4 ( {1'b1, 1'b1, LOAD_RQ, 1'b0, 3'bx, 3'h4, 3'b100, 2'bx, 8'bx, 40'bx} );
177wildcard state DCACHE_INV_tid_5 ( {1'b1, 1'b1, LOAD_RQ, 1'b0, 3'bx, 3'h5, 3'b100, 2'bx, 8'bx, 40'bx} );
178wildcard state DCACHE_INV_tid_6 ( {1'b1, 1'b1, LOAD_RQ, 1'b0, 3'bx, 3'h6, 3'b100, 2'bx, 8'bx, 40'bx} );
179wildcard state DCACHE_INV_tid_7 ( {1'b1, 1'b1, LOAD_RQ, 1'b0, 3'bx, 3'h7, 3'b100, 2'bx, 8'bx, 40'bx} );
180
181// IMISS vld reqtype nc cpu thr bits l1way size addr
182wildcard state IMISS_vld_0 ( {1'b1, 1'b0, IMISS_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
183wildcard state IMISS_nc_0 ( {1'b1, 1'b1, IMISS_RQ, 1'b0, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
184wildcard state IMISS_nc_1 ( {1'b1, 1'b1, IMISS_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
185wildcard state IMISS_cpuid_0( {1'b1, 1'b1, IMISS_RQ, 1'b0, 3'h0, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
186wildcard state IMISS_cpuid_1( {1'b1, 1'b1, IMISS_RQ, 1'b0, 3'h1, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
187wildcard state IMISS_cpuid_2( {1'b1, 1'b1, IMISS_RQ, 1'b0, 3'h2, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
188wildcard state IMISS_cpuid_3( {1'b1, 1'b1, IMISS_RQ, 1'b0, 3'h3, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
189wildcard state IMISS_cpuid_4( {1'b1, 1'b1, IMISS_RQ, 1'b0, 3'h4, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
190wildcard state IMISS_cpuid_5( {1'b1, 1'b1, IMISS_RQ, 1'b0, 3'h5, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
191wildcard state IMISS_cpuid_6( {1'b1, 1'b1, IMISS_RQ, 1'b0, 3'h6, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
192wildcard state IMISS_cpuid_7( {1'b1, 1'b1, IMISS_RQ, 1'b0, 3'h7, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
193wildcard state IMISS_tid_0 ( {1'b1, 1'b1, IMISS_RQ, 1'bx, 3'bx, 3'h0, 3'b000, 2'bx, 8'bx, 40'bx} );
194wildcard state IMISS_tid_1 ( {1'b1, 1'b1, IMISS_RQ, 1'bx, 3'bx, 3'h1, 3'b000, 2'bx, 8'bx, 40'bx} );
195wildcard state IMISS_tid_2 ( {1'b1, 1'b1, IMISS_RQ, 1'bx, 3'bx, 3'h2, 3'b000, 2'bx, 8'bx, 40'bx} );
196wildcard state IMISS_tid_3 ( {1'b1, 1'b1, IMISS_RQ, 1'bx, 3'bx, 3'h3, 3'b000, 2'bx, 8'bx, 40'bx} );
197wildcard state IMISS_tid_4 ( {1'b1, 1'b1, IMISS_RQ, 1'bx, 3'bx, 3'h4, 3'b000, 2'bx, 8'bx, 40'bx} );
198wildcard state IMISS_tid_5 ( {1'b1, 1'b1, IMISS_RQ, 1'bx, 3'bx, 3'h5, 3'b000, 2'bx, 8'bx, 40'bx} );
199wildcard state IMISS_tid_6 ( {1'b1, 1'b1, IMISS_RQ, 1'bx, 3'bx, 3'h6, 3'b000, 2'bx, 8'bx, 40'bx} );
200wildcard state IMISS_tid_7 ( {1'b1, 1'b1, IMISS_RQ, 1'bx, 3'bx, 3'h7, 3'b000, 2'bx, 8'bx, 40'bx} );
201wildcard state IMISS_l1way_0( {1'b1, 1'b1, IMISS_RQ, 1'b0, 3'bx, 3'bx, 3'b000, 2'h0, 8'bx, 40'bx} );
202wildcard state IMISS_l1way_1( {1'b1, 1'b1, IMISS_RQ, 1'b0, 3'bx, 3'bx, 3'b000, 2'h1, 8'bx, 40'bx} );
203wildcard state IMISS_l1way_2( {1'b1, 1'b1, IMISS_RQ, 1'b0, 3'bx, 3'bx, 3'b000, 2'h2, 8'bx, 40'bx} );
204wildcard state IMISS_l1way_3( {1'b1, 1'b1, IMISS_RQ, 1'b0, 3'bx, 3'bx, 3'b000, 2'h3, 8'bx, 40'bx} );
205wildcard state IMISS_l1way_4( {1'b1, 1'b1, IMISS_RQ, 1'b0, 3'bx, 3'bx, 3'b001, 2'h0, 8'bx, 40'bx} );
206wildcard state IMISS_l1way_5( {1'b1, 1'b1, IMISS_RQ, 1'b0, 3'bx, 3'bx, 3'b001, 2'h1, 8'bx, 40'bx} );
207wildcard state IMISS_l1way_6( {1'b1, 1'b1, IMISS_RQ, 1'b0, 3'bx, 3'bx, 3'b001, 2'h2, 8'bx, 40'bx} );
208wildcard state IMISS_l1way_7( {1'b1, 1'b1, IMISS_RQ, 1'b0, 3'bx, 3'bx, 3'b001, 2'h3, 8'bx, 40'bx} );
209
210// ICACHE_INV vld reqtype nc cpu thr bits l1way size addr
211wildcard state ICACHE_INV_vld_0 ( {1'b1, 1'b0, IMISS_RQ, 1'b0, 3'bx, 3'bx, 3'b100, 2'bx, 8'bx, 40'bx} );
212wildcard state ICACHE_INV_cpuid_0( {1'b1, 1'b1, IMISS_RQ, 1'b0, 3'h0, 3'bx, 3'b100, 2'bx, 8'bx, 40'bx} );
213wildcard state ICACHE_INV_cpuid_1( {1'b1, 1'b1, IMISS_RQ, 1'b0, 3'h1, 3'bx, 3'b100, 2'bx, 8'bx, 40'bx} );
214wildcard state ICACHE_INV_cpuid_2( {1'b1, 1'b1, IMISS_RQ, 1'b0, 3'h2, 3'bx, 3'b100, 2'bx, 8'bx, 40'bx} );
215wildcard state ICACHE_INV_cpuid_3( {1'b1, 1'b1, IMISS_RQ, 1'b0, 3'h3, 3'bx, 3'b100, 2'bx, 8'bx, 40'bx} );
216wildcard state ICACHE_INV_cpuid_4( {1'b1, 1'b1, IMISS_RQ, 1'b0, 3'h4, 3'bx, 3'b100, 2'bx, 8'bx, 40'bx} );
217wildcard state ICACHE_INV_cpuid_5( {1'b1, 1'b1, IMISS_RQ, 1'b0, 3'h5, 3'bx, 3'b100, 2'bx, 8'bx, 40'bx} );
218wildcard state ICACHE_INV_cpuid_6( {1'b1, 1'b1, IMISS_RQ, 1'b0, 3'h6, 3'bx, 3'b100, 2'bx, 8'bx, 40'bx} );
219wildcard state ICACHE_INV_cpuid_7( {1'b1, 1'b1, IMISS_RQ, 1'b0, 3'h7, 3'bx, 3'b100, 2'bx, 8'bx, 40'bx} );
220wildcard state ICACHE_INV_tid_0 ( {1'b1, 1'b1, IMISS_RQ, 1'b0, 3'bx, 3'h0, 3'b100, 2'bx, 8'bx, 40'bx} );
221wildcard state ICACHE_INV_tid_1 ( {1'b1, 1'b1, IMISS_RQ, 1'b0, 3'bx, 3'h1, 3'b100, 2'bx, 8'bx, 40'bx} );
222wildcard state ICACHE_INV_tid_2 ( {1'b1, 1'b1, IMISS_RQ, 1'b0, 3'bx, 3'h2, 3'b100, 2'bx, 8'bx, 40'bx} );
223wildcard state ICACHE_INV_tid_3 ( {1'b1, 1'b1, IMISS_RQ, 1'b0, 3'bx, 3'h3, 3'b100, 2'bx, 8'bx, 40'bx} );
224wildcard state ICACHE_INV_tid_4 ( {1'b1, 1'b1, IMISS_RQ, 1'b0, 3'bx, 3'h4, 3'b100, 2'bx, 8'bx, 40'bx} );
225wildcard state ICACHE_INV_tid_5 ( {1'b1, 1'b1, IMISS_RQ, 1'b0, 3'bx, 3'h5, 3'b100, 2'bx, 8'bx, 40'bx} );
226wildcard state ICACHE_INV_tid_6 ( {1'b1, 1'b1, IMISS_RQ, 1'b0, 3'bx, 3'h6, 3'b100, 2'bx, 8'bx, 40'bx} );
227wildcard state ICACHE_INV_tid_7 ( {1'b1, 1'b1, IMISS_RQ, 1'b0, 3'bx, 3'h7, 3'b100, 2'bx, 8'bx, 40'bx} );
228
229// STORE vld reqtype nc cpu thr bits l1way size addr
230wildcard state STORE_vld_0 ( {1'b1, 1'b0, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
231wildcard state STORE_cpuid_0( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'h0, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
232wildcard state STORE_cpuid_1( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'h1, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
233wildcard state STORE_cpuid_2( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'h2, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
234wildcard state STORE_cpuid_3( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'h3, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
235wildcard state STORE_cpuid_4( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'h4, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
236wildcard state STORE_cpuid_5( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'h5, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
237wildcard state STORE_cpuid_6( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'h6, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
238wildcard state STORE_cpuid_7( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'h7, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
239wildcard state STORE_tid_0 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'h0, 3'b000, 2'bx, 8'bx, 40'bx} );
240wildcard state STORE_tid_1 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'h1, 3'b000, 2'bx, 8'bx, 40'bx} );
241wildcard state STORE_tid_2 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'h2, 3'b000, 2'bx, 8'bx, 40'bx} );
242wildcard state STORE_tid_3 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'h3, 3'b000, 2'bx, 8'bx, 40'bx} );
243wildcard state STORE_tid_4 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'h4, 3'b000, 2'bx, 8'bx, 40'bx} );
244wildcard state STORE_tid_5 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'h5, 3'b000, 2'bx, 8'bx, 40'bx} );
245wildcard state STORE_tid_6 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'h6, 3'b000, 2'bx, 8'bx, 40'bx} );
246wildcard state STORE_tid_7 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'h7, 3'b000, 2'bx, 8'bx, 40'bx} );
247wildcard state STORE_8B_0 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hff, 37'bx, 3'bxxx} );
248wildcard state STORE_4B_0 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'h0f, 37'bx, 3'bxxx} );
249wildcard state STORE_4B_4 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hf0, 37'bx, 3'bxxx} );
250wildcard state STORE_2B_0 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'h03, 37'bx, 3'bxxx} );
251wildcard state STORE_2B_2 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'h0c, 37'bx, 3'bxxx} );
252wildcard state STORE_2B_4 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'h30, 37'bx, 3'bxxx} );
253wildcard state STORE_2B_6 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hc0, 37'bx, 3'bxxx} );
254wildcard state STORE_1B_0 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'h01, 37'bx, 3'bxxx} );
255wildcard state STORE_1B_1 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'h02, 37'bx, 3'bxxx} );
256wildcard state STORE_1B_2 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'h04, 37'bx, 3'bxxx} );
257wildcard state STORE_1B_3 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'h08, 37'bx, 3'bxxx} );
258wildcard state STORE_1B_4 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'h10, 37'bx, 3'bxxx} );
259wildcard state STORE_1B_5 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'h20, 37'bx, 3'bxxx} );
260wildcard state STORE_1B_6 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'h40, 37'bx, 3'bxxx} );
261wildcard state STORE_1B_7 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'h80, 37'bx, 3'bxxx} );
262//review augment with all other valid STORE cases (size,alignment)?
263
264// BLKSTORE vld reqtype nc cpu thr bits l1way size addr
265wildcard state BLKSTORE_vld_0 ( {1'b1, 1'b0, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b011, 2'bx, 8'hx, 40'bx} );
266wildcard state BLKSTORE_cpuid_0( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'h0, 3'bx, 3'b011, 2'bx, 8'hx, 40'bx} );
267wildcard state BLKSTORE_cpuid_1( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'h1, 3'bx, 3'b011, 2'bx, 8'hx, 40'bx} );
268wildcard state BLKSTORE_cpuid_2( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'h2, 3'bx, 3'b011, 2'bx, 8'hx, 40'bx} );
269wildcard state BLKSTORE_cpuid_3( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'h3, 3'bx, 3'b011, 2'bx, 8'hx, 40'bx} );
270wildcard state BLKSTORE_cpuid_4( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'h4, 3'bx, 3'b011, 2'bx, 8'hx, 40'bx} );
271wildcard state BLKSTORE_cpuid_5( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'h5, 3'bx, 3'b011, 2'bx, 8'hx, 40'bx} );
272wildcard state BLKSTORE_cpuid_6( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'h6, 3'bx, 3'b011, 2'bx, 8'hx, 40'bx} );
273wildcard state BLKSTORE_cpuid_7( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'h7, 3'bx, 3'b011, 2'bx, 8'hx, 40'bx} );
274wildcard state BLKSTORE_tid_0 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'h0, 3'b011, 2'bx, 8'hx, 40'bx} );
275wildcard state BLKSTORE_tid_1 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'h1, 3'b011, 2'bx, 8'hx, 40'bx} );
276wildcard state BLKSTORE_tid_2 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'h2, 3'b011, 2'bx, 8'hx, 40'bx} );
277wildcard state BLKSTORE_tid_3 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'h3, 3'b011, 2'bx, 8'hx, 40'bx} );
278wildcard state BLKSTORE_tid_4 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'h4, 3'b011, 2'bx, 8'hx, 40'bx} );
279wildcard state BLKSTORE_tid_5 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'h5, 3'b011, 2'bx, 8'hx, 40'bx} );
280wildcard state BLKSTORE_tid_6 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'h6, 3'b011, 2'bx, 8'hx, 40'bx} );
281wildcard state BLKSTORE_tid_7 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'h7, 3'b011, 2'bx, 8'hx, 40'bx} );
282// review BLKSTORE not valid anymore?
283
284// BLKINITST vld reqtype nc cpu thr bits l1way size addr
285wildcard state BLKINITST_vld_0 ( {1'b1, 1'b0, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b001, 2'bx, 8'hx, 40'bx} );
286wildcard state BLKINITST_cpuid_0( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'h0, 3'bx, 3'b001, 2'bx, 8'hx, 40'bx} );
287wildcard state BLKINITST_cpuid_1( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'h1, 3'bx, 3'b001, 2'bx, 8'hx, 40'bx} );
288wildcard state BLKINITST_cpuid_2( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'h2, 3'bx, 3'b001, 2'bx, 8'hx, 40'bx} );
289wildcard state BLKINITST_cpuid_3( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'h3, 3'bx, 3'b001, 2'bx, 8'hx, 40'bx} );
290wildcard state BLKINITST_cpuid_4( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'h4, 3'bx, 3'b001, 2'bx, 8'hx, 40'bx} );
291wildcard state BLKINITST_cpuid_5( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'h5, 3'bx, 3'b001, 2'bx, 8'hx, 40'bx} );
292wildcard state BLKINITST_cpuid_6( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'h6, 3'bx, 3'b001, 2'bx, 8'hx, 40'bx} );
293wildcard state BLKINITST_cpuid_7( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'h7, 3'bx, 3'b001, 2'bx, 8'hx, 40'bx} );
294wildcard state BLKINITST_tid_0 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'h0, 3'b001, 2'bx, 8'hx, 40'bx} );
295wildcard state BLKINITST_tid_1 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'h1, 3'b001, 2'bx, 8'hx, 40'bx} );
296wildcard state BLKINITST_tid_2 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'h2, 3'b001, 2'bx, 8'hx, 40'bx} );
297wildcard state BLKINITST_tid_3 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'h3, 3'b001, 2'bx, 8'hx, 40'bx} );
298wildcard state BLKINITST_tid_4 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'h4, 3'b001, 2'bx, 8'hx, 40'bx} );
299wildcard state BLKINITST_tid_5 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'h5, 3'b001, 2'bx, 8'hx, 40'bx} );
300wildcard state BLKINITST_tid_6 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'h6, 3'b001, 2'bx, 8'hx, 40'bx} );
301wildcard state BLKINITST_tid_7 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'h7, 3'b001, 2'bx, 8'hx, 40'bx} );
302
303// DIAG_STORE vld reqtype nc cpu thr bits l1way size addr
304wildcard state DIAG_STORE_vld_0 ( {1'b1, 1'b0, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 3'h5, 37'bx} );
305wildcard state DIAG_STORE_cpuid_0 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'h0, 3'bx, 3'b000, 2'bx, 8'hx, 3'h5, 37'bx} );
306wildcard state DIAG_STORE_cpuid_1 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'h1, 3'bx, 3'b000, 2'bx, 8'hx, 3'h5, 37'bx} );
307wildcard state DIAG_STORE_cpuid_2 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'h2, 3'bx, 3'b000, 2'bx, 8'hx, 3'h5, 37'bx} );
308wildcard state DIAG_STORE_cpuid_3 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'h3, 3'bx, 3'b000, 2'bx, 8'hx, 3'h5, 37'bx} );
309wildcard state DIAG_STORE_cpuid_4 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'h4, 3'bx, 3'b000, 2'bx, 8'hx, 3'h5, 37'bx} );
310wildcard state DIAG_STORE_cpuid_5 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'h5, 3'bx, 3'b000, 2'bx, 8'hx, 3'h5, 37'bx} );
311wildcard state DIAG_STORE_cpuid_6 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'h6, 3'bx, 3'b000, 2'bx, 8'hx, 3'h5, 37'bx} );
312wildcard state DIAG_STORE_cpuid_7 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'h7, 3'bx, 3'b000, 2'bx, 8'hx, 3'h5, 37'bx} );
313wildcard state DIAG_STORE_tid_0 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'h0, 3'b000, 2'bx, 8'hx, 3'h5, 37'bx} );
314wildcard state DIAG_STORE_tid_1 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'h1, 3'b000, 2'bx, 8'hx, 3'h5, 37'bx} );
315wildcard state DIAG_STORE_tid_2 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'h2, 3'b000, 2'bx, 8'hx, 3'h5, 37'bx} );
316wildcard state DIAG_STORE_tid_3 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'h3, 3'b000, 2'bx, 8'hx, 3'h5, 37'bx} );
317wildcard state DIAG_STORE_tid_4 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'h4, 3'b000, 2'bx, 8'hx, 3'h5, 37'bx} );
318wildcard state DIAG_STORE_tid_5 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'h5, 3'b000, 2'bx, 8'hx, 3'h5, 37'bx} );
319wildcard state DIAG_STORE_tid_6 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'h6, 3'b000, 2'bx, 8'hx, 3'h5, 37'bx} );
320wildcard state DIAG_STORE_tid_7 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'h7, 3'b000, 2'bx, 8'hx, 3'h5, 37'bx} );
321wildcard state DIAG_STORE_addr_a0 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'ha0, 32'bx} );
322wildcard state DIAG_STORE_addr_a1 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'ha1, 32'bx} );
323wildcard state DIAG_STORE_addr_a2 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'ha2, 32'bx} );
324wildcard state DIAG_STORE_addr_a3 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'ha3, 32'bx} );
325wildcard state DIAG_STORE_addr_a4 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'ha4, 32'bx} );
326wildcard state DIAG_STORE_addr_a5 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'ha5, 32'bx} );
327wildcard state DIAG_STORE_addr_a6 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'ha6, 32'bx} );
328wildcard state DIAG_STORE_addr_a7 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'ha7, 32'bx} );
329wildcard state DIAG_STORE_addr_a8 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'ha8, 32'bx} );
330wildcard state DIAG_STORE_addr_a9 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'ha9, 32'bx} );
331wildcard state DIAG_STORE_addr_aa ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'haa, 32'bx} );
332wildcard state DIAG_STORE_addr_ab ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'hab, 32'bx} );
333wildcard state DIAG_STORE_addr_ac ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'hac, 32'bx} );
334wildcard state DIAG_STORE_addr_ad ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'had, 32'bx} );
335wildcard state DIAG_STORE_addr_ae ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'hae, 32'bx} );
336wildcard state DIAG_STORE_addr_af ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'haf, 32'bx} );
337wildcard state DIAG_STORE_addr_b0 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'hb0, 32'bx} );
338wildcard state DIAG_STORE_addr_b1 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'hb1, 32'bx} );
339wildcard state DIAG_STORE_addr_b2 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'hb2, 32'bx} );
340wildcard state DIAG_STORE_addr_b3 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'hb3, 32'bx} );
341wildcard state DIAG_STORE_addr_b4 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'hb4, 32'bx} );
342wildcard state DIAG_STORE_addr_b5 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'hb5, 32'bx} );
343wildcard state DIAG_STORE_addr_b6 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'hb6, 32'bx} );
344wildcard state DIAG_STORE_addr_b7 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'hb7, 32'bx} );
345wildcard state DIAG_STORE_addr_b8 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'hb8, 32'bx} );
346wildcard state DIAG_STORE_addr_b9 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'hb9, 32'bx} );
347wildcard state DIAG_STORE_addr_ba ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'hba, 32'bx} );
348wildcard state DIAG_STORE_addr_bb ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'hbb, 32'bx} );
349wildcard state DIAG_STORE_addr_bc ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'hbc, 32'bx} );
350wildcard state DIAG_STORE_addr_bd ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'hbd, 32'bx} );
351wildcard state DIAG_STORE_addr_be ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'hbe, 32'bx} );
352wildcard state DIAG_STORE_addr_bf ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'hbf, 32'bx} );
353// vld reqtype nc cpu thr bits l1way size addr
354wildcard state DIAG_STORE_way_0 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'b101x0xxx,10'bx,4'h0,18'bx} );
355wildcard state DIAG_STORE_way_1 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'b101x0xxx,10'bx,4'h1,18'bx} );
356wildcard state DIAG_STORE_way_2 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'b101x0xxx,10'bx,4'h2,18'bx} );
357wildcard state DIAG_STORE_way_3 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'b101x0xxx,10'bx,4'h3,18'bx} );
358wildcard state DIAG_STORE_way_4 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'b101x0xxx,10'bx,4'h4,18'bx} );
359wildcard state DIAG_STORE_way_5 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'b101x0xxx,10'bx,4'h5,18'bx} );
360wildcard state DIAG_STORE_way_6 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'b101x0xxx,10'bx,4'h6,18'bx} );
361wildcard state DIAG_STORE_way_7 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'b101x0xxx,10'bx,4'h7,18'bx} );
362wildcard state DIAG_STORE_way_8 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'b101x0xxx,10'bx,4'h8,18'bx} );
363wildcard state DIAG_STORE_way_9 ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'b101x0xxx,10'bx,4'h9,18'bx} );
364wildcard state DIAG_STORE_way_a ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'b101x0xxx,10'bx,4'ha,18'bx} );
365wildcard state DIAG_STORE_way_b ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'b101x0xxx,10'bx,4'hb,18'bx} );
366wildcard state DIAG_STORE_way_c ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'b101x0xxx,10'bx,4'hc,18'bx} );
367wildcard state DIAG_STORE_way_d ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'b101x0xxx,10'bx,4'hd,18'bx} );
368wildcard state DIAG_STORE_way_e ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'b101x0xxx,10'bx,4'he,18'bx} );
369wildcard state DIAG_STORE_way_f ( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'b101x0xxx,10'bx,4'hf,18'bx} );
370wildcard state DIAG_STORE_addr52_0( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'b101x00xx,9'bx,1'b0,16'bx,3'b000,3'bx} );
371wildcard state DIAG_STORE_addr52_1( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'b101x00xx,9'bx,1'b1,16'bx,3'b000,3'bx} );
372wildcard state DIAG_STORE_addr52_2( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'b101x00xx,9'bx,1'b0,16'bx,3'b001,3'bx} );
373wildcard state DIAG_STORE_addr52_3( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'b101x00xx,9'bx,1'b1,16'bx,3'b001,3'bx} );
374wildcard state DIAG_STORE_addr52_4( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'b101x00xx,9'bx,1'b0,16'bx,3'b010,3'bx} );
375wildcard state DIAG_STORE_addr52_5( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'b101x00xx,9'bx,1'b1,16'bx,3'b010,3'bx} );
376wildcard state DIAG_STORE_addr52_6( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'b101x00xx,9'bx,1'b0,16'bx,3'b011,3'bx} );
377wildcard state DIAG_STORE_addr52_7( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'b101x00xx,9'bx,1'b1,16'bx,3'b011,3'bx} );
378wildcard state DIAG_STORE_addr52_8( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'b101x00xx,9'bx,1'b0,16'bx,3'b100,3'bx} );
379wildcard state DIAG_STORE_addr52_9( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'b101x00xx,9'bx,1'b1,16'bx,3'b100,3'bx} );
380wildcard state DIAG_STORE_addr52_a( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'b101x00xx,9'bx,1'b0,16'bx,3'b101,3'bx} );
381wildcard state DIAG_STORE_addr52_b( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'b101x00xx,9'bx,1'b1,16'bx,3'b101,3'bx} );
382wildcard state DIAG_STORE_addr52_c( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'b101x00xx,9'bx,1'b0,16'bx,3'b110,3'bx} );
383wildcard state DIAG_STORE_addr52_d( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'b101x00xx,9'bx,1'b1,16'bx,3'b110,3'bx} );
384wildcard state DIAG_STORE_addr52_e( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'b101x00xx,9'bx,1'b0,16'bx,3'b111,3'bx} );
385wildcard state DIAG_STORE_addr52_f( {1'b1, 1'b1, STORE_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bx, 8'hx, 8'b101x00xx,9'bx,1'b1,16'bx,3'b111,3'bx} );
386
387// CAS1 vld reqtype nc cpu thr bits l1way size addr
388wildcard state CAS1_vld_0 ( {1'b1, 1'b0, CAS1_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
389wildcard state CAS1_cpuid_0( {1'b1, 1'b1, CAS1_RQ, 1'b1, 3'h0, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
390wildcard state CAS1_cpuid_1( {1'b1, 1'b1, CAS1_RQ, 1'b1, 3'h1, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
391wildcard state CAS1_cpuid_2( {1'b1, 1'b1, CAS1_RQ, 1'b1, 3'h2, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
392wildcard state CAS1_cpuid_3( {1'b1, 1'b1, CAS1_RQ, 1'b1, 3'h3, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
393wildcard state CAS1_cpuid_4( {1'b1, 1'b1, CAS1_RQ, 1'b1, 3'h4, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
394wildcard state CAS1_cpuid_5( {1'b1, 1'b1, CAS1_RQ, 1'b1, 3'h5, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
395wildcard state CAS1_cpuid_6( {1'b1, 1'b1, CAS1_RQ, 1'b1, 3'h6, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
396wildcard state CAS1_cpuid_7( {1'b1, 1'b1, CAS1_RQ, 1'b1, 3'h7, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
397wildcard state CAS1_tid_0 ( {1'b1, 1'b1, CAS1_RQ, 1'b1, 3'bx, 3'h0, 3'b000, 2'bx, 8'bx, 40'bx} );
398wildcard state CAS1_tid_1 ( {1'b1, 1'b1, CAS1_RQ, 1'b1, 3'bx, 3'h1, 3'b000, 2'bx, 8'bx, 40'bx} );
399wildcard state CAS1_tid_2 ( {1'b1, 1'b1, CAS1_RQ, 1'b1, 3'bx, 3'h2, 3'b000, 2'bx, 8'bx, 40'bx} );
400wildcard state CAS1_tid_3 ( {1'b1, 1'b1, CAS1_RQ, 1'b1, 3'bx, 3'h3, 3'b000, 2'bx, 8'bx, 40'bx} );
401wildcard state CAS1_tid_4 ( {1'b1, 1'b1, CAS1_RQ, 1'b1, 3'bx, 3'h4, 3'b000, 2'bx, 8'bx, 40'bx} );
402wildcard state CAS1_tid_5 ( {1'b1, 1'b1, CAS1_RQ, 1'b1, 3'bx, 3'h5, 3'b000, 2'bx, 8'bx, 40'bx} );
403wildcard state CAS1_tid_6 ( {1'b1, 1'b1, CAS1_RQ, 1'b1, 3'bx, 3'h6, 3'b000, 2'bx, 8'bx, 40'bx} );
404wildcard state CAS1_tid_7 ( {1'b1, 1'b1, CAS1_RQ, 1'b1, 3'bx, 3'h7, 3'b000, 2'bx, 8'bx, 40'bx} );
405wildcard state CAS1_8B_0 ( {1'b1, 1'b1, CAS1_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'hff, 37'bx, 3'hx} );
406wildcard state CAS1_4B_0 ( {1'b1, 1'b1, CAS1_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'h0f, 37'bx, 3'hx} );
407wildcard state CAS1_4B_4 ( {1'b1, 1'b1, CAS1_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'hf0, 37'bx, 3'hx} );
408
409// CAS2 vld reqtype nc cpu thr bits l1way size addr
410wildcard state CAS2_vld_0( {1'b1, 1'b0, CAS2_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
411wildcard state CAS2_vld_1( {1'b1, 1'b1, CAS2_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
412
413// SWAP vld reqtype nc cpu thr bits l1way size addr
414wildcard state SWAP_vld_0 ( {1'b1, 1'b0, SWAP_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
415wildcard state SWAP_cpuid_0( {1'b1, 1'b1, SWAP_RQ, 1'b1, 3'h0, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
416wildcard state SWAP_cpuid_1( {1'b1, 1'b1, SWAP_RQ, 1'b1, 3'h1, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
417wildcard state SWAP_cpuid_2( {1'b1, 1'b1, SWAP_RQ, 1'b1, 3'h2, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
418wildcard state SWAP_cpuid_3( {1'b1, 1'b1, SWAP_RQ, 1'b1, 3'h3, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
419wildcard state SWAP_cpuid_4( {1'b1, 1'b1, SWAP_RQ, 1'b1, 3'h4, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
420wildcard state SWAP_cpuid_5( {1'b1, 1'b1, SWAP_RQ, 1'b1, 3'h5, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
421wildcard state SWAP_cpuid_6( {1'b1, 1'b1, SWAP_RQ, 1'b1, 3'h6, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
422wildcard state SWAP_cpuid_7( {1'b1, 1'b1, SWAP_RQ, 1'b1, 3'h7, 3'bx, 3'b000, 2'bx, 8'bx, 40'bx} );
423wildcard state SWAP_tid_0 ( {1'b1, 1'b1, SWAP_RQ, 1'b1, 3'bx, 3'h0, 3'b000, 2'bx, 8'bx, 40'bx} );
424wildcard state SWAP_tid_1 ( {1'b1, 1'b1, SWAP_RQ, 1'b1, 3'bx, 3'h1, 3'b000, 2'bx, 8'bx, 40'bx} );
425wildcard state SWAP_tid_2 ( {1'b1, 1'b1, SWAP_RQ, 1'b1, 3'bx, 3'h2, 3'b000, 2'bx, 8'bx, 40'bx} );
426wildcard state SWAP_tid_3 ( {1'b1, 1'b1, SWAP_RQ, 1'b1, 3'bx, 3'h3, 3'b000, 2'bx, 8'bx, 40'bx} );
427wildcard state SWAP_tid_4 ( {1'b1, 1'b1, SWAP_RQ, 1'b1, 3'bx, 3'h4, 3'b000, 2'bx, 8'bx, 40'bx} );
428wildcard state SWAP_tid_5 ( {1'b1, 1'b1, SWAP_RQ, 1'b1, 3'bx, 3'h5, 3'b000, 2'bx, 8'bx, 40'bx} );
429wildcard state SWAP_tid_6 ( {1'b1, 1'b1, SWAP_RQ, 1'b1, 3'bx, 3'h6, 3'b000, 2'bx, 8'bx, 40'bx} );
430wildcard state SWAP_tid_7 ( {1'b1, 1'b1, SWAP_RQ, 1'b1, 3'bx, 3'h7, 3'b000, 2'bx, 8'bx, 40'bx} );
431wildcard state SWAP_4B_0 ( {1'b1, 1'b1, SWAP_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'h0f, 37'bx, 3'bxxx} );
432wildcard state SWAP_4B_4 ( {1'b1, 1'b1, SWAP_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'hf0, 37'bx, 3'bxxx} );
433wildcard state SWAP_1B_0 ( {1'b1, 1'b1, SWAP_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'h01, 37'bx, 3'bxxx} );
434wildcard state SWAP_1B_1 ( {1'b1, 1'b1, SWAP_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'h02, 37'bx, 3'bxxx} );
435wildcard state SWAP_1B_2 ( {1'b1, 1'b1, SWAP_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'h04, 37'bx, 3'bxxx} );
436wildcard state SWAP_1B_3 ( {1'b1, 1'b1, SWAP_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'h08, 37'bx, 3'bxxx} );
437wildcard state SWAP_1B_4 ( {1'b1, 1'b1, SWAP_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'h10, 37'bx, 3'bxxx} );
438wildcard state SWAP_1B_5 ( {1'b1, 1'b1, SWAP_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'h20, 37'bx, 3'bxxx} );
439wildcard state SWAP_1B_6 ( {1'b1, 1'b1, SWAP_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'h40, 37'bx, 3'bxxx} );
440wildcard state SWAP_1B_7 ( {1'b1, 1'b1, SWAP_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'h80, 37'bx, 3'bxxx} );
441
442// STRLOAD vld reqtype nc cpu thr bits l1way size addr
443wildcard state STRLOAD_vld_0 ( {1'b1, 1'b0, STRLOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bxxx, 40'bx} );
444wildcard state STRLOAD_cpuid_0( {1'b1, 1'b1, STRLOAD_RQ, 1'b1, 3'h0, 3'bx, 3'b000, 2'bx, 8'bxxx, 40'bx} );
445wildcard state STRLOAD_cpuid_1( {1'b1, 1'b1, STRLOAD_RQ, 1'b1, 3'h1, 3'bx, 3'b000, 2'bx, 8'bxxx, 40'bx} );
446wildcard state STRLOAD_cpuid_2( {1'b1, 1'b1, STRLOAD_RQ, 1'b1, 3'h2, 3'bx, 3'b000, 2'bx, 8'bxxx, 40'bx} );
447wildcard state STRLOAD_cpuid_3( {1'b1, 1'b1, STRLOAD_RQ, 1'b1, 3'h3, 3'bx, 3'b000, 2'bx, 8'bxxx, 40'bx} );
448wildcard state STRLOAD_cpuid_4( {1'b1, 1'b1, STRLOAD_RQ, 1'b1, 3'h4, 3'bx, 3'b000, 2'bx, 8'bxxx, 40'bx} );
449wildcard state STRLOAD_cpuid_5( {1'b1, 1'b1, STRLOAD_RQ, 1'b1, 3'h5, 3'bx, 3'b000, 2'bx, 8'bxxx, 40'bx} );
450wildcard state STRLOAD_cpuid_6( {1'b1, 1'b1, STRLOAD_RQ, 1'b1, 3'h6, 3'bx, 3'b000, 2'bx, 8'bxxx, 40'bx} );
451wildcard state STRLOAD_cpuid_7( {1'b1, 1'b1, STRLOAD_RQ, 1'b1, 3'h7, 3'bx, 3'b000, 2'bx, 8'bxxx, 40'bx} );
452wildcard state STRLOAD_tid_0 ( {1'b1, 1'b1, STRLOAD_RQ, 1'b1, 3'bx, 3'h0, 3'b000, 2'bx, 8'bxxx, 40'bx} );
453wildcard state STRLOAD_tid_1 ( {1'b1, 1'b1, STRLOAD_RQ, 1'b1, 3'bx, 3'h1, 3'b000, 2'bx, 8'bxxx, 40'bx} );
454wildcard state STRLOAD_tid_2 ( {1'b1, 1'b1, STRLOAD_RQ, 1'b1, 3'bx, 3'h2, 3'b000, 2'bx, 8'bxxx, 40'bx} );
455wildcard state STRLOAD_tid_3 ( {1'b1, 1'b1, STRLOAD_RQ, 1'b1, 3'bx, 3'h3, 3'b000, 2'bx, 8'bxxx, 40'bx} );
456wildcard state STRLOAD_tid_4 ( {1'b1, 1'b1, STRLOAD_RQ, 1'b1, 3'bx, 3'h4, 3'b000, 2'bx, 8'bxxx, 40'bx} );
457wildcard state STRLOAD_tid_5 ( {1'b1, 1'b1, STRLOAD_RQ, 1'b1, 3'bx, 3'h5, 3'b000, 2'bx, 8'bxxx, 40'bx} );
458wildcard state STRLOAD_tid_6 ( {1'b1, 1'b1, STRLOAD_RQ, 1'b1, 3'bx, 3'h6, 3'b000, 2'bx, 8'bxxx, 40'bx} );
459wildcard state STRLOAD_tid_7 ( {1'b1, 1'b1, STRLOAD_RQ, 1'b1, 3'bx, 3'h7, 3'b000, 2'bx, 8'bxxx, 40'bx} );
460//wildcard state STRLOAD_async_0( {1'b1, 1'b1, STRLOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'b0xx, 40'bx} );
461//wildcard state STRLOAD_async_1( {1'b1, 1'b1, STRLOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'b1xx, 40'bx} );
462//wildcard state STRLOAD_buf_0 ( {1'b1, 1'b1, STRLOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx0x, 40'bx} );
463//wildcard state STRLOAD_buf_1 ( {1'b1, 1'b1, STRLOAD_RQ, 1'b1, 3'bx, 3'bx, 3'b000, 2'bx, 8'bx1x, 40'bx} );
464// review?
465
466// STRST vld reqtype nc cpu thr bits l1way size addr
467wildcard state STRST_vld_0 ( {1'b1, 1'b0, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'bx, 40'bx} );
468wildcard state STRST_cpuid_0( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'h0, 3'bx, 3'b000, 2'bxx, 8'bx, 40'bx} );
469wildcard state STRST_cpuid_1( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'h1, 3'bx, 3'b000, 2'bxx, 8'bx, 40'bx} );
470wildcard state STRST_cpuid_2( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'h2, 3'bx, 3'b000, 2'bxx, 8'bx, 40'bx} );
471wildcard state STRST_cpuid_3( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'h3, 3'bx, 3'b000, 2'bxx, 8'bx, 40'bx} );
472wildcard state STRST_cpuid_4( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'h4, 3'bx, 3'b000, 2'bxx, 8'bx, 40'bx} );
473wildcard state STRST_cpuid_5( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'h5, 3'bx, 3'b000, 2'bxx, 8'bx, 40'bx} );
474wildcard state STRST_cpuid_6( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'h6, 3'bx, 3'b000, 2'bxx, 8'bx, 40'bx} );
475wildcard state STRST_cpuid_7( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'h7, 3'bx, 3'b000, 2'bxx, 8'bx, 40'bx} );
476wildcard state STRST_tid_0 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'h0, 3'b000, 2'bxx, 8'bx, 40'bx} );
477wildcard state STRST_tid_1 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'h1, 3'b000, 2'bxx, 8'bx, 40'bx} );
478wildcard state STRST_tid_2 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'h2, 3'b000, 2'bxx, 8'bx, 40'bx} );
479wildcard state STRST_tid_3 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'h3, 3'b000, 2'bxx, 8'bx, 40'bx} );
480wildcard state STRST_tid_4 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'h4, 3'b000, 2'bxx, 8'bx, 40'bx} );
481wildcard state STRST_tid_5 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'h5, 3'b000, 2'bxx, 8'bx, 40'bx} );
482wildcard state STRST_tid_6 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'h6, 3'b000, 2'bxx, 8'bx, 40'bx} );
483wildcard state STRST_tid_7 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'h7, 3'b000, 2'bxx, 8'bx, 40'bx} );
484//wildcard state STRST_async_0( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'b0x, 8'bx, 40'bx} );
485//wildcard state STRST_async_1( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'b1x, 8'bx, 40'bx} );
486// vld reqtype nc cpu thr bits l1way size addr
487wildcard state STRST_8B_0 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'hff, 37'bx, 3'bxxx} );
488wildcard state STRST_7B_0 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'hfe, 37'bx, 3'bxxx} );
489wildcard state STRST_7B_1 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'h7f, 37'bx, 3'bxxx} );
490wildcard state STRST_6B_0 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'hfc, 37'bx, 3'bxxx} );
491wildcard state STRST_6B_1 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'h7e, 37'bx, 3'bxxx} );
492wildcard state STRST_6B_2 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'h3f, 37'bx, 3'bxxx} );
493wildcard state STRST_5B_0 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'hf8, 37'bx, 3'bxxx} );
494wildcard state STRST_5B_1 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'h7c, 37'bx, 3'bxxx} );
495wildcard state STRST_5B_2 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'h3e, 37'bx, 3'bxxx} );
496wildcard state STRST_5B_3 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'h1f, 37'bx, 3'bxxx} );
497wildcard state STRST_4B_0 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'hf0, 37'bx, 3'bxxx} );
498wildcard state STRST_4B_1 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'h78, 37'bx, 3'bxxx} );
499wildcard state STRST_4B_2 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'h3c, 37'bx, 3'bxxx} );
500wildcard state STRST_4B_3 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'h1e, 37'bx, 3'bxxx} );
501wildcard state STRST_4B_4 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'h0f, 37'bx, 3'bxxx} );
502wildcard state STRST_3B_0 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'he0, 37'bx, 3'bxxx} );
503wildcard state STRST_3B_1 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'h70, 37'bx, 3'bxxx} );
504wildcard state STRST_3B_2 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'h38, 37'bx, 3'bxxx} );
505wildcard state STRST_3B_3 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'h1c, 37'bx, 3'bxxx} );
506wildcard state STRST_3B_4 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'h0e, 37'bx, 3'bxxx} );
507wildcard state STRST_3B_5 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'h07, 37'bx, 3'bxxx} );
508wildcard state STRST_2B_0 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'hc0, 37'bx, 3'bxxx} );
509wildcard state STRST_2B_1 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'h60, 37'bx, 3'bxxx} );
510wildcard state STRST_2B_2 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'h30, 37'bx, 3'bxxx} );
511wildcard state STRST_2B_3 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'h18, 37'bx, 3'bxxx} );
512wildcard state STRST_2B_4 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'h0c, 37'bx, 3'bxxx} );
513wildcard state STRST_2B_5 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'h06, 37'bx, 3'bxxx} );
514wildcard state STRST_2B_6 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'h03, 37'bx, 3'bxxx} );
515wildcard state STRST_1B_0 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'h80, 37'bx, 3'bxxx} );
516wildcard state STRST_1B_1 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'h40, 37'bx, 3'bxxx} );
517wildcard state STRST_1B_2 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'h20, 37'bx, 3'bxxx} );
518wildcard state STRST_1B_3 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'h10, 37'bx, 3'bxxx} );
519wildcard state STRST_1B_4 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'h08, 37'bx, 3'bxxx} );
520wildcard state STRST_1B_5 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'h04, 37'bx, 3'bxxx} );
521wildcard state STRST_1B_6 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'h02, 37'bx, 3'bxxx} );
522wildcard state STRST_1B_7 ( {1'b1, 1'b1, STRST_RQ, 1'bx, 3'bx, 3'bx, 3'b000, 2'bxx, 8'h01, 37'bx, 3'bxxx} );
523
524// review add prefetchice and mmuld
Full OpenSPARC design & verification tarball including full HDL.